FPGAsのゲート・アレー破片CMOSのプログラム可能な性能の破片XC3042-100PG132 RoHS

速い細部:

システム内プログラム可能なゲート・アレー

記述:

XC3000シリーズ システム内プログラム可能なゲート・アレー（FPGAs）は高性能、高密度の、デジタル集積回路のグループを提供する。規則的で、拡張可能で、適用範囲が広く、ユーザー プログラム可能な配列の建築は3つのタイプの構成可能の要素と構成プログラム店で構成される:入力/出力のブロック（IOBs）の周囲、構成可能の論理のボックビール（CLBs）の磁心アレイおよび相互連結のための資源。FPGAの一般的な構造は図2.で示されている。開発機構は設計記入項目に図式的な捕獲および自動場所およびルートを提供する。論理およびタイミングのシミュレーションは、および回路内模範化設計証明の代わりとして利用できる。設計編集者は会話形設計の最適化のために、構成プログラムを表すデータ パターンを編集するために使用され。

FPGAのユーザーの論理関数および相互連結は内部静的なメモリ セルで貯えられる構成プログラム データによって定められる。プログラムは複数のモードの何れかでさまざまなシステム要件を収容するために荷を積むことができる。プログラム データは適用サーキット ボード、またはフロッピー・ディスクまたはハード ディスクのEEPROM、EPROMまたはROMに外的に存在する。オン破片の初期設定論理はパワーアップでプログラム データの任意自動ローディングを提供する。友達XC17XXのシリアル設定のプロムは一度だけのプログラム可能なパッケージの非常に簡単なシリアル設定 プログラム貯蔵を提供する。

XC3000システム内プログラム可能なゲート・アレー家族はいろいろな論理容量、パッケージ様式、温度較差および速度の等級を提供する。

適用:

•4の完全なラインはシステム内プログラム可能なゲート・アレー製品グループを関連付けた

- XC3000A、XC3000L、XC3100A、XC3100L

•注文VLSIの設計仕事の広い範囲のための理想

- TTL、MSIおよび他のPLDの論理を取り替える

- 単一のパッケージに完全なサブシステムを統合する

- 慣習的な覆われたゲート・アレーのNRE、タイム・ディレイ、および危険を避ける

•高性能CMOSの静的なメモリ技術

- 70から370のMHzの7から1.5 nsまで論理の遅れの保証されたトグル率

- システム クロックの速度85以上のMHz

- 低い静止およびアクティブな電源の消費

•適用範囲が広いFPGAの建築

- 1,000から7,500のゲートの複雑さまで及ぶ多用性がある配列

- 広範な記録、組合わせの、および入力/出力の機能

- 高いファン・アウト信号外乱、低ゆがみの時計の網

- 内部3州のバス機能

- TTLまたはCMOSの入力境界

- オン破片の水晶発振子のアンプ

•無制限の再プログラム可能性

- 容易な設計繰り返し

- 内部システム論理の変更

•広範な包装の選択

- 20個のパッケージに

- プラスチックおよび陶磁器の表面台紙およびピン格子配列のパッケージ

- 薄く、非常に薄いクォードのフラット パックの（TQFPおよびVQFP）選択

•大量生産の用意しなさい

- 標準的な、在庫製品納期情報

- 100%の工場予備テスト済み装置

- 優秀な信頼性の記録

•完全な開発機構

- 図式的な捕獲、自動場所およびルート

- 論理およびタイミングのシミュレーション

- 設計最適化のための会話形設計の編集者

- タイミングの計算機

- ビューロジック、調子、顧問のグラフィック、および他のような普及した設計環境へのインターフェイス

指定: