新しく、元の破片XC4VLX100-10FF1148I FPGAs Virtex-4家族

速い細部:

Virtex-4家族

記述:

高度のケイ素のモジュラー ブロック（ASMBL™）の建築をいろいろ適用範囲が広い特徴と結合して、XilinxからのVirtex®-4家族はASICの技術にそれに強力な代わりをするプログラム可能な論理の設計機能を非常に高める。Virtex-4 FPGAsはすべての複雑な適用に演説するために3つのプラットホーム家族LX、FXおよびSX提供の多数の特徴の選択および組合せから成り立つ。多数のVirtex-4 FPGAハードIPの中心のブロックはPowerPC®プロセッサ（新しいAPUインターフェイスと）、三モード イーサネット レインコート、622 Mb/sから6.5 Gb/sの連続トランシーバー、熱心なDSPの切れ、高速時計管理回路部品および源同期インターフェイス ブロックを含んでいる。基本的なVirtex-4 FPGAのブロックは普及したVirtex、Virtex-E、Virtex-II、Virtex-IIで見つけられるそれらの強化プロおよびVirtex-IIのプロX製品グループである、従って前生成の設計は上向きの互換性である。Virtex-4装置は最新式の90 nmの銅プロセスで作り出され技術300のmm （12インチ）のウエファーの使用する。

適用:

•3家族—LX/SX/FX

- Virtex-4 LX:高性能論理の適用解決

- Virtex-4 SX:デジタル信号処理の（DSP）適用のための高性能解決

- Virtex-4 FX:埋め込まれたプラットホームの塗布のための高性能の、フル装備の解決

•Xesium™の時計の技術

- デジタル時計のマネージャー（DCM）のブロック

- 付加的な段階一致させた時計のディバイダー（PMCD）

- 差動全体的な時計

•XtremeDSP™の切れ

- 18 x 18のtwoの補足物は、乗数に署名した

- 任意パイプラインの段階

- 作り付け蓄積装置（48ビット）および加算機/減数

•スマートなランダム アクセス メモリ階層

- 分散RAM

- デュアル ポート18-Kbit RAMのブロック

·任意パイプラインの段階

·任意プログラム可能な先入れ先出し法の論理は先入れ先出し法信号として自動的にRAM信号を再配置する

- 高速記憶インターフェイスはDDRおよびDDR-2 SDRAM、QDR-IIおよびRLDRAM-IIを支える。

•SelectIO™の技術

- 3.3V入力/出力操作への1.5V

- ChipSync™の作り付けの源同期技術

- ディジタル式のインピーダンス（DCI）活動的な終了

- 良い粒状入力/出力の銀行業（1つの銀行の構成）

•適用範囲が広い論理資源

•安全な破片AESのビットストリームの暗号化

•90 nmの銅CMOSプロセス

•1.2V中心の電圧

•Pbなしのパッケージの選択を含んで包むフリップ破片

•RocketIO™ 622 Mb/sから6.5 Gb/s複数のギガビットのトランシーバー（MGT） [唯一のFX]

•IBM PowerPC RISCプロセッサの中心[FXだけ]

- PowerPC 405の（PPC405）中心

- 補助プロセッサの単位インターフェイス（ユーザーのコプロセッサ）

•多数三モード イーサネット レインコート[FXだけ]

指定: